培養目標

積累一定經驗

具有一定的模擬電路基礎,有數模混合電路設計經驗；

有高超能力

良好的電子電路分析能力；會操作Linux，會使用vi編輯器，可以完成文本的編輯功能和操作命令。

有基礎知識

具有soc的設計和驗證的經驗；熟悉門電路，掌握組合，時序邏輯電路；Verilog基本概念框架建立，掌握Verilog 基礎語法，熟悉Verilog任務，掌握狀態機；

專業性強

精通Verilog，Tcl，C,Perl等設計語言；掌握SV.全面綜合RTL設計、測試平臺、斷言和覆蓋率，能在多個項目中使用連續一貫的語法來構造可靠并且可重復的驗證環境。

團結協作

具有團隊協作和良好的溝通能力。

學習內容

《數字電子技術基礎》

給大家全面系統的介紹數字電子技術的基礎知識全書由數制和碼制、邏輯代數基礎、門電路、組合邏輯電路、半導體存儲電路、時序邏輯電路、脈沖波形的產生和整形電路、數一模和模一數轉換等八章和附錄組成。

《verilog硬件描述語言與設計》EDA教學基礎

闡述硬件描述語言的基礎語法、語法和與之匹配的硬件電路設計基礎、電路設計案例等;除了對VerilogHDL語法基礎詳細闡述外,對邏輯電路、時序綜合和狀態機等復雜電路設計問題也進行了介紹。對復雜數字系統也進行了案例講解。

《systemverilog》測試平臺編寫指南

由于每家公司的驗證策略和驗證平臺搭建并不一定相同，但建議主流的驗證工具一定要會，扎實的基礎以及工具的使用能力，是你在項目上游刃有余的保障，否則將舉步維艱。

驗證實戰經驗的積累

嘗試自己去搭建驗證環境，在進階一點就要根據具體驗證的設計模塊或者芯片，相應的學習各種協議、以及系統結構等。